

國家科學及技術委員會 函

地址：臺北市和平東路2段106號
聯絡人：羅惠嫻 助理研究員
電話：02-2737-7083
傳真：
電子信箱：hhlo@nstc.gov.tw



受文者：國立臺灣科技大學

發文日期：中華民國113年8月13日
發文字號：科會工字第1130057294號
速別：普通件
密等及解密條件或保密期限：
附件：如文 (113E0P000433_113D2024656-01.pdf)

主旨：本會113年度「前瞻晶片設計軟體技術開發計畫」第二次徵求，自即日受理申請，請於113年9月24日(星期二)前依徵求公告完成線上申請作業，並檢附相關文件函送本會，逾期恕不受理，請查照轉知。

說明：

- 一、依本會補助專題研究計畫作業要點規定辦理，申請機構及計畫主持人務必先行詳閱本計畫徵求公告及相關附件各項規定。
- 二、本會為引導並鼓勵國內具有豐沛研究能量的學界提出化合物半導體軟體開發技術及百工百業具體應用發展之前瞻解決方案，以開創出屬於臺灣本土的系統整合、應用架構與軟體共同研發模式，特規劃推動本試辦計畫，徵求重點摘要如下(徵求公告詳附件)：
 - (一)計畫類型：本試辦計畫為單一整合型計畫，每一整合型計畫之總計畫及所有子計畫全部書寫於一份計畫書，子計畫應為三個(含)以上，最多以不超過四個為原則。總



總收文 113.08.14



1130010694

計畫主持人須同時主持1項子計畫，並由總計畫主持人之服務機關提出申請。

(二)申請資格：申請機構須符合本會補助專題研究計畫作業要點第二點規定；總計畫主持人及共同主持人資格須符合本會補助專題研究計畫作業要點第三點規定。

(三)申請件數：已獲113年度「前瞻晶片設計軟體技術開發計畫」補助之總計畫主持人不得再提出本試辦計畫；申請人應依本試辦計畫徵求研究重點擇一分項計畫提出申請，每一總計畫主持人限提1件計畫。


三、本試辦計畫規劃11個月，執行期間原則自113年11月1日至114年9月30日；實際執行期間依審查結果決定。

四、本試辦計畫未獲補助案件恕不受理申覆。

五、檢附計畫徵求公告1份，並請參閱本會計畫徵求專區網頁資訊(網址：<https://www.nstc.gov.tw/folksonomy/rfpList>)。

正本：專題研究計畫受補助單位（共294單位）

副本：本會綜合規劃處、自然處、工程處、生科處、人文處、前瞻應用處



主任委員吳誠文

國家科學及技術委員會

113 年度「前瞻晶片設計軟體技術開發計畫」第二次徵求公告

113.08.13

一、計畫緣起

隨著科技的快速發展，前瞻高階與特殊用途晶片設計能力已成為衡量國家實力的重要指標。掌握電子設計自動化(Electronic Design Automation, EDA)關鍵技術不僅是世界趨勢，更能提升整體產業競爭力並鞏固我國戰略地位。本會於 112 年 12 月首次公開徵求「前瞻晶片設計軟體技術開發計畫」，集結國內優秀研發團隊與能量。考量近年化合物半導體已成為提升電子車用與其他前瞻系統功能與價值關鍵角色之一，且在推動次世代產品研發上，軟硬體系統架構之協同設計與整合優化，也將影響設計效率與產品性能。爰本會針對化合物半導體模擬軟體研究開發、晶片系統整合與軟硬體協同設計，以及嵌入式晶片系統應用與實現等三項技術領域，推動此試辦計畫。期透過本試辦計畫，提升國內大專校院在化合物半導體分析軟體開發技術，以及軟硬體應用與系統整合研發能力，在跨領域整合的創新系統開發過程中，開創屬於臺灣本土的系統整合、應用架構與軟體共同研發模式。

二、研究重點及方向

本會根據國際半導體科技發展趨勢、國內半導體產業鏈現況、軟體開發生態系統以及學研機構研發能量等因素，規劃本試辦計畫。我們期望引導並鼓勵國內具有豐沛研究能量的學界提出前瞻性解決方案，有效串聯上中下游資源，發揮科研網絡的綜效，以接軌我國「五大信賴產業」之軟硬體整合應用面向。計畫提案須根據以下研究重點加以闡釋研究方向(詳細分項計畫目標與研究重點請見附件 1 至 3)：

- (一) 化合物半導體模擬軟體研究開發
- (二) 晶片系統整合與軟硬體協同設計
- (三) 嵌入式晶片系統應用與實現

三、計畫撰寫說明

- (一) 計畫摘要：應於計畫提案中英文摘要(表 CM02)簡要並具體說明擬解決問題、技術突破點，以及達成計畫所欲推動之發展目標與國際上軟體、硬體、應用整合之相關研究成果。

- (二) 計畫目標：應依本試辦計畫研究重點，具體陳述計畫提案之整體總目標，並以本試辦計畫目標為計畫提案之挑戰內容。
- (三) 計畫內容：鼓勵學界勇於提出不同於現有應用技術之前瞻性解決方案，或所欲解決現行技術問題或瓶頸及對照先前技術之功效的改善方案，以達成本試辦計畫目標，並陳述計畫提案之研發目標、規劃藍圖(Roadmap)、國內外現況分析、所開發系統與業界設計流程整合與介接、所欲達成之量化技術指標、達到該指標之執行策略等要項。
- (四) 產學研合作：本試辦計畫鼓勵於計畫提案內陳述與產業有實質合作或有合作意願之規劃項目與內容。倘有合作內容者，請依附件 4【合作意願書】格式內容，將意願書接續附於計畫提案申請書之表 CM03 研究計畫內容後，此部分將做為審查加分項目。
- (五) 資源與專長整合：為導入軟體設計、軟硬體系統整合技術，以實現次系統展示並提高系統效能，鼓勵籌組跨領域研究團隊，並於計畫提案中具體論述各子計畫間之合作規劃與互補性。

四、計畫類型及執行期間

- (一) 計畫類型：本試辦計畫為單一整合型計畫，每一整合型計畫之總計畫及所有子計畫全部書寫於一份計畫書，子計畫應為三個(含)以上，最多以不超過四個為原則。總計畫主持人須同時主持 1 項子計畫，各主持人應實質參與研究，且計畫書應詳實敘明各主持人負責之研究主題，整合之計畫需有總體明確的目標，並由總計畫主持人之服務機關提出申請。未依規定申請者，恕不予受理審查。
- (二) 執行期間：本試辦計畫規劃 11 個月，執行期間原則自 113 年 11 月 1 日至 114 年 9 月 30 日；實際執行期間依審查結果決定。
- (三) 經費規模：本試辦計畫編列申請經費以每件新臺幣 800 萬元為上限，惟實際經費本會得依審查結果及預算情形決定補助金額。
- (四) 研究主持費：本專案之總計畫及子計畫主持人，本會得核給研究主持費最高每個月新台幣 3 萬元，以鼓勵總計畫及子計畫主持人能專注投入執行。總計畫及子計畫主持人於計畫執行期間僅得支領 1 份研究主持費，同一執行期限若同時執行 2 件以上，以最高額度計算，並得於不同計畫內採差額方式核給。

五、申請資格

- (一) 申請機構：符合本會補助專題研究計畫作業要點第二點規定者。
- (二) 總計畫主持人及共同主持人資格：符合本會補助專題研究計畫作業要點第三點規定者。
- (三) 申請件數：為使總計畫主持人專注執行本專案，已獲 113 年度「前瞻晶片設計軟體技術開發計畫」補助之總計畫主持人不得再提出本試辦計畫；申請人應依本試辦計畫徵求研究重點擇一分項計畫提出申請，每一總計畫主持人限提 1 件計畫。

六、申請作業

- (一) 自即日起接受申請，申請人依本會補助專題研究計畫作業要點，研提正式計畫申請書(採線上申請作業)；申請機構須依時完成線上申請作業，彙整送出並造具申請名冊經有關人員核章後，於 113 年 9 月 24 日(星期二)前函送本會。逾期送達、申請文件不齊全或資料不符者，均不予受理。
- (二) 計畫書撰寫時，應採用本會專題研究計畫申請書格式；線上申請時，請選擇「專題類-隨到隨審計畫」；計畫類別點選「一般策略專案計畫」；研究型別點選「整合型計畫」；計畫歸屬點選「工程處」；學門代碼點選「E9877-前瞻晶片設計軟體技術開發計畫」，並依所提研究重點擇一提出申請：
 - 分項三：「E987703-化合物半導體模擬軟體研究開發」
 - 分項四：「E987704-晶片系統整合與軟硬體協同設計」
 - 分項五：「E987705-嵌入式晶片系統應用與實現」
- (三) 計畫內容(表 CM03)頁數應符合本會工程處專題研究計畫申請書頁數限制之規範。整合型總計畫兼子計畫之計畫書至多 40 頁，A4 大小，12 號字，字元間距為標準間距，行距為單行間距，邊界範圍上下左右各為 2 公分。若計畫內容頁數超過所定範圍，超出部分不予審查。

七、審查方式及重點

- (一) 審查方式：由本會邀集相關領域學者專家組成委員會進行審查，審查方式原則包括初審及複審，必要時得邀請總計畫主持人簡報。
- (二) 審查重點：
 - 1. 計畫內容：計畫提案之規劃與本試辦計畫欲達成目標之切合度，目標完整性與清晰度，例如清晰且可度量檢核之里程碑指標及說明；研究

主題具接軌我國未來應用發展，對臺灣未來產業發展重要性；所提技術具理論基礎；研究主題具可行性及競爭力；研究主題具新穎性與研究卓越；計畫產出具實質貢獻。

2. 產業應用：產業合作與未來落地應用之規劃，提出完整之產業實質合作項目與內容之計畫提案，得做為審查加分項目；關鍵專利之布局規劃。

3. 計畫團隊：計畫主持人具執行力；研究團隊間之合作規劃與互補性；跨領域資源整合能力。

4. 經費合理性：整體檢視計畫需求與經費配置之規劃合理性。

(三) 申請案若未達評審標準時亦得從缺；審查未通過者，不得申覆。

(四) 獲補助計畫列入總計畫主持人之本會專題研究計畫件數計算，子計畫主持人不列入計算。

八、執行與考評

(一) 於計畫執行期滿前二個月至本會網站線上繳交成果報告。本會進行績效考評審查，考評結果將作為本試辦計畫後續推動調整參考依據。

(二) 計畫團隊於計畫執行期間需配合本會不定期作業提交計畫執行進度，及辦理其他不定期成果資料彙報、成果擴散、推廣應用及交流等工作。

(三) 計畫執行機構依本會所列時程配合事項查核。未履行承諾時，本會得因應實際狀況適切處置，若嚴重影響計畫執行，本會得停止計畫補助。

九、其他事項

(一) 各年度所需經費如未獲立法院審議通過或經部分刪減，本會得依審議結果調減補助經費，並按預算法第五十四條規定辦理。

(二) 計畫成果發表除須註明本會補助外，亦應註明本計畫名稱或計畫編號。

(三) 除前開事項外，本計畫之簽約撥款、補助經費項目、延期與變更、經費結報及研究成果報告繳交等未盡事宜，應依本會補助專題研究計畫作業要點、本會補助專題研究計畫經費處理原則、專題研究計畫補助合約書與執行同意書及其他有關規定辦理。

十、聯絡窗口

(一) 計畫辦公室：

召集人：國立陽明交通大學電子研究所陳宏明教授，

hmchen@nycu.edu.tw，(03)573-1626

共同召集人：國立清華大學資訊工程學系麥偉基教授，
wkmak@cs.nthu.edu.tw，(03)571-5131 轉 31209
共同召集人：國立臺灣科技大學資訊工程系劉一字副教授，
yyliu@mail.ntust.edu.tw，(02)2730-3664

(二) 國科會工程技術研究發展處：

羅惠嫻助理研究員，hhlo@nstc.gov.tw，(02)2737-7083

謝玉娟小姐，soa222@nstc.gov.tw，(02)2737-7983

(三) 有關係統操作問題，請洽本會資訊系統服務專線，電話：0800-212-058，
(02)27377590、27377591、27377592

分項三：化合物半導體模擬軟體研究開發

1. 計畫目標

本分項計畫目標主要為建立可用於新興寬能隙化合物半導體，如氮化鎵(GaN)及碳化矽(SiC)實際應用之模擬軟體，包含：材料特性及元件結構、封裝，及與後段電路及系統整合的不同面向。藉由模擬過程中之數據驅動，解決目前化合物半導體元件用於實際高功率與高頻電路及系統的困難，加速技術發展。此分項計畫所開發之化合物半導體技術研發模擬工具，預期可提供精確的材料特性計算，模擬複雜的界面和異質結構，優化元件佈局，並利用3D 模擬萃取寄生效應，計算封裝的熱效應及機械應力等，確保設計過程的高效性和精確性，達成開發與設計自動化，從而促進電路及系統的效能，降低開發時程。本分項計畫目標為提升國內於化合物半導體相關設計軟體的自主開發能力，將研究成果轉化為具體的軟體工具。

2. 研究重點與範疇

以下為本分項研究重點：

(1) 元件材料特性及異質界面計算模擬軟體開發

3-5 族的元件材料特性與矽基有一定程度的差異，需要針對其特性與異質介面及結構開發相關電晶體與元件模擬軟體。

(2) 元件結構及佈局優化模擬軟體開發

在針對化合物半導體元件的佈局方面，矽基電晶體的工具因差異過大無法利用，需針對元件結構及佈局特性進行模擬建模的軟體進行開發研究。

(3) 元件寄生效應及 SPICE 模型建立自動化模擬軟體開發

由於化合物半導體的元件寄生效應因材料特性與矽基元件迥異，需要建立對應的 SPICE 模型方能有更好的性能預估，模型自動化軟體的開發為必須的項目。

(4) 元件封裝之熱效應及機械應力模擬軟體開發

化合物半導體的元件封裝，因材料特性也與矽基元件封裝差異甚大，如何考慮熱效應及機械應力的模擬軟體，需要學界及業界共同開發。

(5) 元件及後段電路和系統整合與優化模擬軟體開發

在元件設計與性能模擬的軟體尚未建立完整工具鏈的現況下，下一步也需要後段電路與系統的整合模擬軟體，方能使設計的系統發揮更大的效用，相關的建模與優化模擬軟體開發，將會是領先全球的項目。

分項四：晶片系統整合與軟硬體協同設計

1. 計畫目標

系統架構之分析與整合優化，對於次世代產品研發至關重要。透過強化現有工具鏈系統，除可有效應對日益複雜的系統需求，提高系統設計之正確性與可靠度外，亦可加速產品上市時間並提升市場競爭力。本分項計畫目標在研發先進系統軟硬體協同設計與自動化技術，以提升晶片系統之設計效率及性能，包含創建高效之系統架構探索與整合工具、發展精確之系統層級模擬與性能評估工具、優化軟硬體協同設計與驗證、建置系統軟體工具鏈系統。藉由關鍵技術之優化，促進國內科研創新與產業發展，鞏固臺灣在全球系統規格定義的影響力。

2. 研究重點與範疇

計畫提案須對市場既有產品或工具鏈系統進行詳盡 SWOT 優劣分析，突顯研發必要性與創新優勢，結案時須實體展示成果，並將優化後工具鏈與既有工具鏈進行比較分析。以下為本分項研究重點：

(1) 系統架構探索與整合 (design space exploration)

研發先進系統架構分析工具，支持複雜系統的設計探索與整合，實現多層次、多模組系統，提升完整系統架構設計探索之正確性與效率。

(2) 系統層級模擬與性能評估 (system-level simulation and performance exploration)

研發系統層級模擬器與性能評估工具，支援多樣性系統組態配置和運作情境，以預測系統性能和早期發現潛在問題，提供軟硬體整合之改進建議與優化對策。

(3) 軟硬體協同設計與驗證 (HW/SW co-design and co-verification)

研發系統軟體與硬體高度整合之協同設計工具，強化協同設計與驗證過程，確保完整系統設計之正確性與可靠度。

(4) 系統軟體工具鏈 (system software toolchain)

研發可調校之軟體工具鏈，面對應用需求特性與運算平台資源的落差，促成軟硬體協同發展，提高系統之靈活性與效能。

分項五：嵌入式晶片系統應用與實現

1. 計畫目標

嵌入式系統的開發設計多被設計與優化用於執行特定目的或功能，當中的軟體和硬體也都是針對特定應用進行優化，以達到最佳效能。為提升我國自主開發的軟硬實力，本分項計畫目標在研發出具創新性及應用效益，且可供產業及社會應用的嵌入式系統，此系統須能實際應用在新世代關鍵領域，如醫療保健、行動裝置、次世代通訊、機器學習、網宇實體系統(Cyber-Physical System)、車載、能源、國防等領域。

2. 研究重點與範疇

計畫提案應具體闡述所開發嵌入式系統與現有系統之差異，包括功能、效能、穩定度等，並述明商業化價值與可行性，以協助百工百業之具體應用。審查時將評估系統規格、成果可應用性、技術方案優越性，在自主發展可能性評估上，包含所需軟體搭配硬體設計時的自主開發程度，及其與既有方案(軟體與硬體)之依存程度評定。本分項計畫結案時須以硬體平臺展示其系統，申請書中亦應對此做詳細規劃；選用作展示之平臺不限，但特別鼓勵使用國產晶片、模組平臺。以下為本分項研究重點：

(1) 跨領域嵌入式系統設計 (Cross-Domain Embedded System Design)

設計並開發針對特定應用領域的嵌入式系統，整合該領域的需求並優化系統架構，以達到最佳產業應用效益。

(2) 雛型系統實現

研發並規劃適合且成本較低之系統架構與實現，藉由目前國內外市場研究，找出實現瓶頸與未來實現的雛型架構。

(3) 以特殊應用與可程式化晶片加值嵌入式系統 (Value-Added Embedded Systems with ASIC/FPGA)

擴展嵌入式系統軟硬體平台，透過整合 ASIC/FPGA，提升系統之設計彈性與效能，滿足不同應用領域的需求。

113 年國家科學及技術委員會「前瞻晶片設計軟體技術開發計畫」

合作意願書

一、_____公司(以下簡稱_____)與計畫主持人_____合作，參與國家科學及技術委員會研究計畫(計畫名稱：_____)，對本研究主題及產出具有高度興趣，願意參與本研究計畫。

二、本研究主題規劃與產業界合作之工作項目與內容說明如下：

合作公司(或財團法人)統一編號：

主要營業項目：

單位：

職稱：

電話：

電子郵件：

合作公司(或財團法人)代表人：

(簽章)

中 華 民 國 _ _ _ _ _ 年 _ _ _ _ _ 月 _ _ _ _ _ 日